

1. Construa a tabela-verdade para as seguintes funções binárias:

- (a) $F(x, y, z) = \overline{xyz} + \overline{x}yz + x\overline{yz} + xyz$
- (b) $F(w, x, y, z) = \overline{wx}\overline{y}z + \overline{w}xyz + wx\overline{y}z + xy\overline{z}$
- (c) $F(x, y, z) = [(x + \overline{y})\overline{yz}](x\overline{y} + \overline{x}y)$

2. Use álgebra Booleana para mostrar que as expressões abaixo são verdadeiras

- (a) $w'z' + w'xy + wx'z + wxyz = w'z' + xyz + wx'y'z + wyz$
- (b) $z + y' + yz' = 1$
- (c) $xy'z' + x' + xyz' = x' + z'$
- (d) $xy + x'z + yz = xy + x'z$

3. Converta as funções abaixo nos formatos soma-de-mintermos e produto-de-maxtermos:

- (a) $F(w, x, y, z) = [(x \odot y)' + (xyz)'](w' + x + z)$ (Obs: \odot corresponde a função "NÃO OU EXCLUSIVO")
- (b) $F(x, y, z) = x \oplus y \oplus z$
- (c) $F(w, x, y, z) = [w'xy'z + w'z(y \oplus x)]'$

4. Use álgebra Booleana para provar que XOR = XNOR para três entradas.

5. Converta o "somador completo":



$$\begin{aligned} S &= x \oplus y \oplus C_{in} \\ C_{out} &= xy + C_{in}(x \oplus y) \end{aligned}$$

para utilizar onze portas NAND de duas entradas.


6. Minimize, usando Álgebra de Boole e Mapa de Karnaugh:

- (a) $(A' + B' + C).(A' + C').(B + C')$.
- (b) $F(A, B, C) = ((A + \overline{B}) \oplus \overline{\overline{B} \cdot C}) + (\overline{A + \overline{C}} \cdot \overline{B})$

7. Minimize, usando Mapa de Karnaugh:



8. Na figura a seguir é apresentado um demultiplexador 1-para-4. E é a entrada de dados, a qual será conectada a D_x quando $S_1S_0 = x$ e os demais D_i serão zerados. Use este demultiplexador como componente para construir um demultiplexador 1-para-8.




9. Partindo da simplificação de um somador de 4-bits, construa um incrementador-de-5 sem saída de "vai-um", que soma o valor binário 0101 à entrada de 4-bits. A função a ser implementada é $S = A + 0101$. Lembrete do funcionamento de um somador completo: $S_i = A \oplus B_i \oplus C_i$ e $C_{i+1} = A_iB_i + A_iC_i + B_iC_i$.

10. A figura abaixo representa um codificador de prioridade cujas saídas têm seus valores conforme a tabela-verdade abaixo. Deduza a equação lógica simplificada para a saída Y_2 . Apresente o desenvolvimento lógico utilizado.

	I_1	I_2	I_3	I_4	I_5	I_6	I_7	Y_2	Y_1	Y_0
I_1	0	0	0	0	0	0	0	0	0	0
I_2		x	x	x	x	x	1	1	1	1
I_3		x	x	x	x	1	0	1	1	0
I_4		x	x	x	x	1	0	1	0	1
I_5		x	x	x	1	0	0	1	0	0
I_6		x	x	1	0	0	0	0	1	1
I_7		x	1	0	0	0	0	0	1	0
	1	0	0	0	0	0	0	0	0	1

11. Construa um circuito que tenha como entrada dois números de dois bits sem sinal (x_1x_0 e y_1y_0) e que tenha como saída um número de três bits com sinal ($d_2d_1d_0$). A saída representa a diferença entre os dois números da entrada, ou seja, o primeiro menos o segundo. Apresente a tabela-verdade do circuito, todos os mapas de Karnaugh com os primos implicantes e as equações para d_2 , d_1 e d_0 .
12. Mostre como conectar dois multiplexadores do tipo 74x251, mostrado na figura abaixo, de modo a construir um multiplexador com 16 entradas e uma saída. Use portas lógicas suplementares caso necessário.



13. Projete um circuito que realize as operações mostradas na tabela abaixo, usando como componentes um bloco somador (entradas: a , b e c_{in} ; saídas: S e c_{out}), decodificadores ou multiplexadores e o mínimo de portas lógicas que sejam necessárias.

s_1	s_0	Operação
0	0	$a + b$
0	1	$a - b$
1	0	$a + 1$
1	1	$a - 1$