## Contexto



UFPR BCC CI212 2016-2- hierarquia de memória

## Sistemas de Memória interface CPU-mem



- eVal $=$ endereço válido
- $\mathrm{dVal}=$ dados válidos
- $w r=$ write

Sistemas de Memória - leitura

| processador wr | - | memória wr |
| :---: | :---: | :---: |
| $\begin{array}{r} \text { E00-Enn } \\ \text { eVal } \end{array}$ | -0 | $\begin{aligned} & \text { E00-Enn } \\ & \text { eVal } \end{aligned}$ |
| D00-Dnn <br> dVal | $p-0$ | $\begin{aligned} & \text { D00-Dnn } \\ & \text { dVal } \end{aligned}$ |



## Sistemas de Memória - escrita

| processador wr | - | memória wr |
| :---: | :---: | :---: |
| $\begin{array}{r} \text { E00-Enn } \\ \text { eVal } \end{array}$ | - | $\begin{aligned} & \text { E00-Enn } \\ & \text { eVal } \end{aligned}$ |
| $\begin{array}{r} \text { D00-Dnn } \\ \mathrm{dVal} \end{array}$ | $p \quad 0$ | $\begin{aligned} & \text { D00-Dnn } \\ & \text { dVal } \end{aligned}$ |



UFPR BCC CI212 2016-2 - hierarquia de memória

Sistemas de Memória - organização do Cl

$R A S=$ row address strobe $\quad C A S=$ column address strobe
UFPR BCC CI212 2016-2 - hierarquia de memória

Memória Dinâmica - matriz


## Escrita:

1. ativa seleção de bit (bit line)
2. seleciona linha

## Leitura:

1. carrega linha de bit até Vdd/2
2. seleciona linha
3. linha de bit e capacitor dividem carga

4. amplifica diferença de voltagem amplificador sente diferença de $10^{6}$ elétrons
5. escreve e reforça valor

## Refresh:

1. lê conteúdo de cada célula


UFPR BCC CI212 2016-2 - hierarquia de memória

## Memória Dinâmica - escrita/leitura

## Escrita:

1. força valor na linha de bit
2. seleciona linha
3. capacitor mantém valor por 60 ms , então refresca

Leitura:

1. carrega linha de bit até Vdd/2
2. seleciona linha
3. linha de bit e capacitor dividem carga
4. amplificador detecta valor $(1 / 0)$
5. re-escreve valor

Refresh:
igual a leitura


UFPR BCC CI212 2016-2 - hierarquia de memória

## Memória Dinâmica - circuito integrado


$\mathrm{cs}=$ chip select $\quad$ ras $=$ row address strobe
oe $=$ output enable $\quad$ cas $=$ column addrs strobe
wr $=$ write

Um acesso à memória custa $\approx 60 \mathrm{~ns}:$

20 ns RAS +20 ns CAS +20 ns OE

60 ns é otimista: acesso aleatório $\approx 110 \mathrm{~ns}$



## Sistemas de Memória



O desempenho de computadores é (também) limitado pela
latência da memória e pela vazão de/para memória
latência é o tempo de um único acesso
tempo de acesso à memória $\gg$ ciclo do processador
vazão é o número de acessos por unidade de tempo [transfer/s]
se uma fração $\boldsymbol{m}$ das instruções acessam a memória (lw/sw)
ocorrem $1+m$ referências/instrução
$\rightarrow \mathrm{CPI}=1$ se e só se ocorrerem $1+m$ referências/ciclo

## Vazão e Latência

- Latência da memória é o intervalo desde a
requisição pelo processador até a disponibilidade para o processador
- Vazão é a taxa de transferência de/para a memória bandwidth = largura de banda
[xfer/s]
- Vazão e latência são intimamente relacionadas:

Se R é o número de requisições que a memória pode atender simultaneamente, então

$$
V=R / L \quad[r e q / s=r e q / s]
$$

Vazão pode ser aumentada com dinheiro (e.g. barram. mais largo) Latência depende da velocidade da luz, mas pode ser escondida

## Melhorar vazão: Fast Page Mode



## Melhorar vazão: Memória Intercalada em Bancos



Memória intercalada em $\boldsymbol{n}$ bancos para acessos em rajada
Com $n$ bancos, banco $i$ armazena palavras $i, n+i, 2 n+i, \ldots$
acesso inicia simultaneamente em todos os bancos mas transferências são em rajada
bits menos significativos (E02,E03) escolhem um dos 4 bancos

## UFPR BCC CI212 2016-2 - hierarquia de memória

## Melhorar vazão: Memória Intercalada em Bancos



Aumenta a vazão; não diminui a latência

Melhorar vazão: Pipelining + Bancos


Interface com bancos de memória em pipeline de 3 estágios: endereçamento acesso transferência

Após o tempo de acesso dado é armazenado no registrador de dados, e quando barramento fica livre é transferido para o processador

## Melhorar vazão: Pipelining + Bancos (cont)



Pipeline desacopla (1) endereçamento de (2) acesso à mem e (2) acesso à mem de (3) ransferência pelo barramento

Barramento suporta várias transações concorrentes $\quad 4 \leq \# t r \leq 8$ Cada transação viaja com sua etiqueta (para casar pedidos com respostas)

Aumenta a vazão; não diminui a latência

## Oportunidades Perdidas?

O Pentium-4 executa com relógio de 3.3 GHz ou $0.3 \mathrm{~ns} /$ ciclo
P-4 pode iniciar a execução de até 4 instr/ciclo média de $\leq 3 / \mathrm{c}$
se tempo de acesso à DRAM é de 60ns, quantas intruções poderiam ser executadas num acesso à DRAM?

Tempo de acesso à DRAM, em ciclos: $60 \mathrm{~ns} / 0.3 \mathrm{~ns}=\mathbf{2 0 0}$
supondo acesso só à linha; linha + col $=100$ ns, $100 \mathrm{~ns} / 0.3=333$

4 instr/ciclo $\times 200=800$ instruções/acesso à DRAM
4 instr/ciclo $\times 333=1.333$

Evidentemente, P-4 teria desempenho péssimo, mas não tem...

- Velocidade de processadores crescia $\approx 50 \%$ ao ano $2 x$ em $1 \frac{1}{2}$ anos
- Velocidade de memória cresce $\approx 7 \%$ ao ano $2 x$ em 10 anos
- Solução: inserir memória pequena e rápida entre CPU e DRAM.
desempenho: processadores vs DRAM


UFPR BCC C1212 2016-2- hierarquia de memória

Hierarquias de Memória (ii)


Requisito: sistema de memória com capacidade similar à do disco, com latência similar ao acesso a registradores

Ideia: porta de memória com latência variável


## Sistemas de Memória Típicos



UFPR BCC CI212 2016-2- hierarquia de memória
Exemplo de Hierarquia de Memória - PowerPC 970

| iMAC |  |  |  |  |  |  |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: |
|  | regs | L1 I | L1 D | L2 i+d | DRAM | disco |
| capacid [B] | 1 K | 64 K | 32 K | 512 K | 256 M | 80 G |
| latência [c] | 1 | 3 | 3 | 11 | 88 | $10^{6}$ |
| gerenciado | compil | hw | hw | hw | hw | $\boldsymbol{\alpha}$ |

Requisito: sistema de memória com capacidade similar à do disco, com velocidade similar à latência do acesso aos registradores

Objetivo de projeto: ilusão de memória grande, rápida e barata

Exemplo de Hierarquia de Memória - PowerPC 970


|  | regs | L1 I | L1 D | L2 i+d | DRAM | disco |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: |
| capacid [B] | 1 K | 64 K | 32 K | 512 K | 256 M | 80 G |
| latência [c] | 1 | 3 | 3 | 11 | 88 | $10^{6}$ |
| latência [s] | 0.6 n | 1.9 n | 1.9 n | 6.9 n | 55 n | 12.5 m |
| 1/lat [Hz] | 1.6 G | 533 M | 533 M | 145 M | 18 M | 80 |

O que fazer quanto a latência:

1) Paralelismo
requisita dados a N memórias de 1 bit ao mesmo tempo.
Acesso simultâneo aos N bits. Vazão N vezes maior.
2) Segmentação da memória

Se memória tem latência de N ciclos,
emite uma requisição por ciclo e recebe resposta N ciclos depois.

## Algoritmo para reduzir latência

Localidade temporal: mantenha os dados acessados recentemente perto do processador escolhe o que expurgar da cache acessos à variáveis locais na pilha, índices de laços


Localidade espacial: mova blocos contíguos do espaço de endereçamento para os níveis superiores escolhe o que trazer para a cache instruções, elementos de vetor ou matriz

## Terminologia

Acerto: dado está no nível superior (bloco $X$ )
hit
Taxa de acertos: fração das referências encontradas no nív superior
Tempo de acerto: tempo para acessar nível superior
inclui verificação de acerto/falta


Falta: é necessário buscar dado do nível inferior (bloco Y ) miss
Taxa de faltas: 1 - TaxaDeAcertos
Penalidade por falta: tempo para trazer bloco ao nível superior
e entregar para CPU
TempoDeAcerto << PenalidadePorFalta

## Localidade Temporal - pilha

Para um programa que referencia $n$ palavras distintas, a localidade temporal da palavra $\boldsymbol{w}$ pode ser definida como a "profundidade na pilha" de $\boldsymbol{w}$ num intante $\boldsymbol{t}$.

Considere uma pilha de palavras; a cada referência à $\boldsymbol{w}$, se $\boldsymbol{w}$ não está na pilha, $\boldsymbol{w}$ é inserida no topo; se $\boldsymbol{w}$ está na pilha, $\boldsymbol{w}$ é movida para o topo

Palavras com boa localidade permanecem perto do topo Palavras com má localidade tendem a 'afundar' na pilha

Está implícito no conceito de localidade uma janela de tempo porque a localidade de $\boldsymbol{w}$ varia com o tempo e/ou fase do programa

## Revisão - como armazenar um bit



Outros elementos no circuito de memória controlam leit/escr Exemplo: FF-D

circuito com 16 transistores, maioria implementa semântica RD/WR

## Memória Estática - SRAM



## Escrita:

1. ativa linhas de bit bit $=1, \overline{\mathrm{bit}}=0(\mathrm{FF} \Leftarrow 1)$
2. seleciona linha/palavra

## Leitura:

1. carrega linhas de bit até Vdd ou $\mathrm{Vdd} / 2$
2. seleciona linha/palavra
3. célula puxa uma das linhas para zero
4. amplificador detecta diferença entre bit e $\overline{\mathrm{bit}}$


UFPR BCC CI212 2016-2 - hierarquia de memória
Memória Estática - matriz


UFPR BCC CI212 2016-2 - hierarquia de memória

## Memória Estática - projeto

- Arquiteto especifica número de linhas e de colunas $\rightarrow$ capacidade
- Tempo de acesso aumenta proporcionalmente ao comprimento das linhas de bit e linhas de palavra maior $\rightarrow$ mais-lento
- Quanto maior o número de linhas de $E / S$,
maior a vazão na interface

Memórias cache são implementadas com memória estática
mais transistores por célula $\rightarrow$ menor densidade acesso mais rápido porque não multiplexa linhas de endereço

## Resumo

- Memória dinâmica - matriz acessada em 2 fases (linha-coluna)

夫 bit armazenado em capacitor que "esquece" seu valor (refresh)
^ pode aproveitar estrutura interna para aumentar vazão: fast page mode, bancos
夫 latência é sempre grande por conta do tamanho das estruturas

- Memória estática - acesso em uma fase
^ bit armazenado em latch - menor densidade, maior velocidade
« usada para implementar memórias rápidas (cache)
- Memória cache - memória pequena e rápida entre CPU e DRAM
* localidade temporal - escolhe o que expurgar da cache
^ localidade espacial - escolhe o que carregar na cache
$\star$ taxa de acerto, tempo de acerto, penalidade por falta

