Contexto



UFPR BCC CI212 2016-2- hierarquia de memória

Sistemas de Memória interface CPU-mem

1

2

3



- eVal = endereço válido
- dVal = dados válidos
- wr = write

UFPR BCC Cl212 2016-2- hierarquia de memória

Sistemas de Memória – leitura



Sistemas de Memória - escrita



UFPR BCC CI212 2016-2— hierarquia de memória



Sistemas de Memória – organização do CI

4

5

RAS = row address strobe CAS = column address strobe

UFPR BCC CI212 2016-2- hierarquia de memória



Memória Dinâmica – matriz

Memória Dinâmica – célula DRAM

Escrita:

- 1. ativa seleção de bit (bit line)
- 2. seleciona linha

Leitura:

- 1. carrega linha de bit até Vdd/2
- 2. seleciona linha
- 3. linha de bit e capacitor seleção de bit
- 4. amplifica diferença de voltagem amplificador sente diferença de ${\bf 10}^6$ elétrons
- 5. escreve e reforça valor

Refresh:

1. lê conteúdo de cada célula



seleção de linha

transistor

de passagem

capacitor

=bit {1,0}

UFPR BCC Cl212 2016-2— hierarquia de memória

Memória Dinâmica – escrita/leitura

Escrita:

- 1. força valor na linha de bit
- 2. seleciona linha
- 3. capacitor mantém valor
- por 60ms, então refresca

Leitura:

- 1. carrega linha de bit até Vdd/2
- 2. seleciona linha
- 3. linha de bit e capacitor dividem carga
- 4. amplificador detecta valor (1/0)
- 5. re-escreve valor

Refresh:

igual a leitura



UFPR BCC CI212 2016-2- hierarquia de memória





bit 1



Sistemas de Memória — interf CPU-DRAM

Vazão pode ser aumentada com dinheiro (e.g. barram. mais largo) Latência depende da velocidade da luz, mas pode ser escondida

V = R/L [req/s = req/s]

Melhorar vazão: Fast Page Mode



UFPR BCC Cl212 2016-2— hierarquia de memória

13

14





Memória intercalada em n bancos para acessos em rajada

Com n bancos, banco i armazena palavras i, n + i, 2n + i, \ldots acesso inicia simultaneamente em todos os bancos mas transferências são em rajada

bits menos significativos (E02,E03) escolhem um dos 4 bancos UFPR BCC CI212 2016-2— hierarquia de memória





Aumenta a vazão; não diminui a latência bits menos significativos (E02,E03) escolhem um dos 4 bancos

Melhorar vazão: Pipelining + Bancos



Interface com bancos de memória em pipeline de 3 estágios: endereçamento acesso transferência

Após o tempo de acesso dado é armazenado no registrador de dados, e quando barramento fica livre é transferido para o processador



Barramento suporta várias transações concorrentes $4 \le \#tr \le 8$ Cada transação viaja com sua etiqueta (para casar pedidos com respostas)

Aumenta a vazão; não diminui a latência

UFPR BCC Cl212 2016-2- hierarquia de memória

Oportunidades Perdidas?

O Pentium-4 executa com relógio de 3.3GHz ou 0.3ns/ciclo

P-4 pode iniciar a execução de até 4 instr/ciclo média de \leq 3/c

se tempo de acesso à DRAM é de 60ns, quantas intruções poderiam ser executadas num acesso à DRAM?

Tempo de acesso à DRAM, em ciclos: 60ns/0.3ns = 200 supondo acesso só à linha; linha+col=100ns, 100ns/0.3 = 333

4 instr/ciclo \times 200 = 800 instruções/acesso à DRAM 4 instr/ciclo \times 333 = 1.333

Evidentemente, P-4 teria desempenho péssimo, mas não tem...

Hierarquias de Memória (i)

- Velocidade de processadores crescia $\approx 50\%$ ao ano $2x \text{ em } 1\frac{1}{2}$ anos
- Velocidade de memória cresce $\approx 7\%$ ao ano 2x em 10 anos
- Solução: inserir memória pequena e rápida entre CPU e DRAM.









UFPR BCC Cl212 2016-2— hierarquia de memória





Sistemas de Memória Típicos



Exemplo de Hierarquia de Memória – PowerPC 970

iMAC G5, 1.6GHz, US\$1300									
	regs	L1 I	L1 D	L2 i+d	DRAM	disco			
capacid [B]	1K	64K	32K	512K	256M	80G			
latência [c]	1	3	3	11	88	10^{6}			
gerenciado	compil	hw	hw	hw	hw	α			
lpha: SO, hw, aplicativo									

Requisito: sistema de memória com capacidade similar à do disco, com velocidade similar à latência do acesso aos registradores

Objetivo de projeto: ilusão de memória grande, rápida e barata

UFPR BCC CI212 2016-2- hierarquia de memória

Exemplo de Hierarquia de Memória – PowerPC 970



Latência sob lente de aumento

	regs	L1 I	L1 D	L2 i+d	DRAM	disco
capacid [B]	1K	64K	32K	512K	256M	80G
latência [c]	1	3	3	11	88	10^{6}
latência [s]	0.6n	1.9n	1.9n	6.9n	55n	12.5m
1/lat [Hz]	1.6G	533M	533M	145M	18M	80

O que fazer quanto a latência:

1) Paralelismo

requisita dados a N memórias de 1 bit ao mesmo tempo. Acesso simultâneo aos N bits. Vazão N vezes maior.

 Segmentação da memória Se memória tem latência de N ciclos, emite uma requisição por ciclo e recebe resposta N ciclos depois.

UFPR BCC Cl212 2016-2— hierarquia de memória

25

Algoritmo para reduzir latência

Localidade temporal: mantenha os dados acessados recentemente perto do processador escolhe o que expurgar da cache acessos à variáveis locais na pilha, índices de laços



Localidade espacial: mova blocos contíguos do espaço de endereçamento para os níveis superiores escolhe o que trazer para a cache instruções, elementos de vetor ou matriz

UFPR BCC CI212 2016-2- hierarquia de memória

Terminologia

Acerto: dado está no nível superior (bloco X) hit Taxa de acertos: fração das referências encontradas no nív superior Tempo de acerto: tempo para acessar nível superior

inclui verificação de acerto/falta



Falta: é necessário buscar dado do nível inferior (bloco Y)missTaxa de faltas: 1 – TaxaDeAcertos

Penalidade por falta:tempo para trazer bloco ao nível superiore entregar para CPUTempoDeAcerto TempoDeAcerto PenalidadePorFalta

Localidade Temporal – pilha

Para um programa que referencia n palavras distintas, a localidade temporal da palavra w pode ser definida como a "profundidade na pilha" de w num intante t.

Considere uma pilha de palavras; a cada referência à w, se w não está na pilha, w é inserida no topo; se w está na pilha, w é movida para o topo

Palavras com boa localidade permanecem perto do topo Palavras com má localidade tendem a 'afundar' na pilha

Está implícito no conceito de localidade uma janela de tempo porque a localidade de w varia com o tempo e/ou fase do programa

UFPR BCC Cl212 2016-2- hierarquia de memória





Outros elementos no circuito de memória controlam leit/escr Exemplo: FF-D



circuito com 16 transistores, maioria implementa semântica RD/WR

UFPR BCC Cl212 2016-2- hierarquia de memória

Memória Estática – SRAM



Escrita:

Leitura:

- 1. carrega linhas de bit até Vdd ou Vdd/2
- 2. seleciona linha/palavra
- 3. célula puxa uma das linhas para zero
- 4. amplificador detecta diferença entre bit e bit

1. ativa linhas de bit

bit=1, $\overline{\text{bit}}=0 \text{ (FF} \Leftarrow 1)$

2. seleciona linha/palavra

28

Memória Estática - escrita/leitura



UFPR BCC Cl212 2016-2— hierarquia de memória

31

dados (entr) wr Μ circ escrita circ escrita circ escrita $\mathsf{pal2}^N$ -1 decod SRAM SRAM SRAM de linha Ν pal1 SRAM SRAM SRAM pal0 SRAM SRAM SRAM amplifs. decodificador de coluna Μ dados (saída)

Memória Estática – matriz

UFPR BCC Cl212 2016-2— hierarquia de memória

Memória Estática – projeto

- Arquiteto especifica número de linhas e de colunas \rightarrow capacidade
- Tempo de acesso aumenta proporcionalmente ao comprimento das linhas de bit e linhas de palavra
 maior → mais-lento
- Quanto maior o número de linhas de E/S, maior a vazão na interface
- Memórias cache são implementadas com memória estática mais transistores por célula → menor densidade acesso mais rápido porque não multiplexa linhas de endereço

Resumo

- Memória dinâmica matriz acessada em 2 fases (linha-coluna)
 - \star bit armazenado em capacitor que "esquece" seu valor (refresh)
 - $\star\,$ pode aproveitar estrutura interna para aumentar vazão: fast page mode, bancos
 - \star latência é sempre grande por conta do tamanho das estruturas
- Memória estática acesso em uma fase
 - * bit armazenado em latch menor densidade, maior velocidade
 - * usada para implementar memórias rápidas (cache)
- Memória cache memória pequena e rápida entre CPU e DRAM

34

- \star localidade temporal escolhe o que expurgar da cache
- ★ localidade espacial escolhe o que carregar na cache
- \star taxa de acerto, tempo de acerto, penalidade por falta

UFPR BCC Cl212 2016-2- hierarquia de memória