- Mapeamento de endereços (hashing)
- capacidade [bytes]
- tamanho de bloco [palavras]
- associatividade (mais hashing)
- três tipos de faltas
- tempo médio de acesso à memória

UFPR BCC CI212 2016-2— projeto de caches (i)

Projeto de memórias cache (i)

Problema #1:

mapear espaço de endereçamento de 4Gbytes em 4Kbytes necessita função que mapeia 1Gwords em 1Kwords como implementa função em hardware, eficientemente?



UFPR BCC Cl212 2016-2— projeto de caches (i)

Projeto de memórias cache (ii)

Problema #1: mapear espaço de 4Gbytes em 4Kbytes



Projeto de memórias cache (iii)

Mapeamento direto:	31	11	2 0
índice na cache é	etiqueta	índice	by
determinado por	distingijir dentre	indexa 1K na	
10 bits do endereço	1M palavras	indexa in pr	115
pos = end_WD % 1024		1 byte e	m 4

UFPR BCC Cl212 2016-2— projeto de caches (i)

Projeto de memórias cache (iv)

Problema #2: tirar vantagem da localidade espacial necessita acomodar mais de uma palavra em cada bloco da cache



preencha as 3 caches com refs a palavras: 0 1 3 4 5 8 9 12 11 15 19 4 2 16 13 2 2 19 18 3

UFPR BCC Cl212 2016-2— projeto de caches (i)

Projeto de memórias cache (v)

Problema #2: tirar vantagem da localidade espacial

31	14 5	2	0
etiqueta	índice	pal	by
distingüir dentre 128K blocos (1M/8)	indexa 1Kblcs	Î	
	1 pal em	n 8	
	1 byte	em	4

Mapeamento direto:		pal ->	• 0	1	2	3	4	5	6	7
índice na cache é	<i>;</i>	0								
determinado por	n	1 2								
10 bits do endereço	d :	3								
pos = [end_WD/tamBlc] % númBlc	c	•••				•	•••			
bloco acomoda 8 palavras de mesmo etiq-índice	e	1022 1023								

4

Cache com Mapeamento Direto



UFPR BCC CI212 2016-2— projeto de caches (i)

Mapeamento Direto e conflitos

	31	14	5 2 0					
	etiqueta	índice	pal by					
	distingüir dentre	indexa 1Kbl	lcs					
	128K blocos (1M/8)	1 pal	em 8					
		1 b	yte em 4					
Mapeamento d	lireto:	pal	→0 1 2	3	4	5	6	7
cada bloco da	cache	í	0					
pode armazena	ır palavras	n	2					
de uma "cor" r	mas	d i	3					

c e ¹⁰²²

1023

O que acontece se dois blocos da mesma cor são acessados em seqüência? índice igual, etiquetas distintas

UFPR BCC Cl212 2016-2— projeto de caches (i)

memória contém 128K blocos

de cada cor (nesta cache 1K,8pal/bl)



Mapeamento ideal e caro: um comparador em cada bloco da cache

Mapeamento Híbrido: Associatividade por Conjuntos



Três Mapeamentos



UFPR BCC CI212 2016-2— projeto de caches (i)

Alocação nos Blocos (i)



Alocação nos Blocos (ii)

M[12] := 99;	M[13]:= 200; M[1	4]:= 33
Associativa - 1	conjunto (4 elem/c	conj = 4 vias)
99	200	33
alocação: 12%1	= ?	
Associativa bin	ári <u>a - 2 conjuntos</u> (2	2 elem/conj = 2 vias)
99	33	$12\%2 = 0, \qquad 14\%2 = 0$
200		13%2 = 1
Mapeamento d	ireto - 4 conjuntos	$(1 \; {\sf elem}/{\sf conj} = 1 \; {\sf via})$
99	12%4 = 0	
		6 6
200	13%4 = 1	Como ficam as
200 33	13%4 = 1 14%4 = 2	Como ficam as etiquetas, em cada
200 33	13%4 = 1 14%4 = 2 xx%4 = 3	Como ficam as etiquetas, em cada um dos 3 casos?
200 33	13%4 = 1 14%4 = 2 xx%4 = 3	Como ficam as etiquetas, em cada um dos 3 casos?
	M[12] := 99; 1 Associativa - 1 99 alocação: 12%1 Associativa bina 99 200 Mapeamento d 99	M[12] := 99; M[13] := 200; M[1] Associativa - 1 conjunto (4 elem/c 99 200 alocação: 12%1 = ? Associativa binária - 2 conjuntos (2 99 33 33 (2) Mapeamento direto - 4 conjuntos (2) 99 12%4 = 0

Tipos de Faltas – falta por conflito

13

UFPR BCC CI212 2016-2- projeto de caches (i)

problema: N blocos da mesmo índice (côr) em uso simultâneo, mas cache só acomoda M < N blocos



Tipos de Faltas – falta por capacidade

problema: cache não tem capacidade para acomodar todos blocos acessados por programa



Tipos de Faltas – falta compulsória



Tipos de Faltas – modelo qualitativo

faltas por conflito

problema: N blocos da mesmo índice (côr) em uso simultâneo, mas cache só acomoda M < N blocos solução: aumentar associatividade

faltas por capacidade

problema: cache não tem capacidade para acomodar todos blocos acessados por programa **solução:** aumentar tamanho da cache

faltas compulsórias

problema: primeiro acesso a um bloco sempre solução: busca antecipada por hardware ou por software

UFPR BCC CI212 2016-2— projeto de caches (i)

Tipos de Faltas – 3 Cs de outro ângulo

• Que tipos de faltas ocorrem numa cache totalmente associativa de tamanho infinito?

faltas compulsórias porque deve trazer cada bloco para a cache

• Além destes, que tipos de faltas ocorrem numa cache totalmente associativa, de tamanho finito?

faltas por capacidade porque programa pode usar mais blocos do que a cache comporta

• Além destes, que tipos de faltas ocorrem numa cache associativa por conjunto ou com mapeamento direto?

faltas por conflito porque dois endereços \neq s mapeiam no mesmo bloco da cache (mesmo índice)

Conflict misses are misses that would not occur if the cache was fully associative and had LRU replacement [Jouppi90]

Política de substituição de blocos

Em caches associativas, depois de uma falta de leitura, se não há blocos vazios, qual bloco deve ser expurgado da cache?

bloco usado menos recentemente	? escolher aleatoriamente?
Parece ser o melhor, mas	É fácil de implementar, mas
pode ser difícil de implementar	como é o desempenho?
TxFaltas Cache Assoc Binária	Implementação:

i Ai uitus	cacile /			
capac	LRU	aleatória		
16KB	5.2%	5.7%		
64KB	1.9%	2.0%		
256KB	1.15%	1.17%		
least recently used $= LRU$				

LRU 2-way: bit aponta para LRU

LRU 4-way: 3 bits, hierárquico

Aleatória: (a) somatório de alguns bits do endereço; (b) registrador de deslocamento com realimentação

19

20

UFPR BCC CI212 2016-2— projeto de caches (i)

Caches e Pipelines (i)

Tempo de Acerto é crucial porque limita o ciclo da CPU Se muito longo \rightarrow mais de um ciclo para acessar a cache nos acertos



Há duas portas para memória para eliminar risco estrutural; 2 caches separadas, uma para instruções, uma para dados porque localidade no acesso aos dados é diferente do acesso a instruções

UFPR BCC CI212 2016-2— projeto de caches (i)

Caches e Pipelines (ii)

Acertos: se encontrou inst/dado na cache,

entrega para unidade funcional (RegInstr ou MEM) e prossegue



Faltas: segura execução até que memória entregue bloco faltante instrução: segura busca, outras instruções prosseguem dado: deve parar a busca até que memória entregue dado

Desempenho do sistema com cache

Equação do desempenho:	$\frac{\text{segs}}{\text{prog}} = \frac{\text{instr}}{\text{prog}} \times \frac{\text{ciclos}}{\text{instr}} \times \frac{\text{segs}}{\text{ciclo}}$
Até agora, CPI com tempo d	e acesso à memória constante:
$CPI_{\mathrm{real}} = CPI_{\mathrm{ideal}} + ciclos$ es	sperando pela memória
CPI_{real} depende do Tempo M	lédio de Acesso à Memória
TMAM = TempoDeAcerto +	- (TaxaDeFaltas × PenalidadePorFalta)

objetivo de projeto: minimizar TMAM para dados e instruções cuidado: melhorar um termo pode piorar outros e aumentar TMAM . *AMAT = Average Memory Access Time*

UFPR BCC CI212 2016-2— projeto de caches (i)

Desempenho do sistema com cache

 $\mathsf{TMAM} = \mathsf{TempoDeAcerto} + (\mathsf{TaxaDeFaltas} \times \mathsf{PenalidadePorFalta})$



Compilador GCC com memória perfeita tem CPI=1.2 (dependências), 11% das referências causam faltas que custam 10 ciclos cada.

UFPR BCC Cl212 2016-2— projeto de caches (i)

Minimizar Tempo de Acerto

 $\mathsf{TMAM} = \mathsf{TempoDeAcerto} + (\mathsf{TaxaDeFaltas} \times \mathsf{PenalidadePorFalta})$

- Tempo de acesso é proporcional à capacidade da memória → caches pequenas
- Mapeamento Associativo é mais lento do que mapeamento direto acesso às etiquetas ; comparação ; propagar através do MUX
- Segmentar o acesso à cache (aumenta vazão, mantém latência ≈) endereçamento ; acesso aos dados ; transferência
 2-3 estágios

adiciona estágios ao pipeline da CPU:

2-3 est em ${\rm BUSCA}$ + 2-3 em ${\rm MEM}$

22

Minimizar Taxa de Faltas

 $TMAM = TempoDeAcerto + (TaxaDeFaltas \times PenalidadePorFalta)$

- Minimizar a taxa de faltas, ajustando para os 3Cs
 ∗ aumentar capacidade
 tempo de acesso ↗
 - capacidade = num_blocos × tam_bloco × tam_palavra * aumentar associatividade tempo de acesso ≯ capacidade = (n_blocos × associativ) × t_bloco × t_palavra
 - **busca antecipada** por hardware ou por software cuidado para não desalojar blocos úteis poluição traz blocos e armazena em buffer específico

capacidade $MD = num_blocos \times tam_bloco \times tam_palavra [byte] = [bloco] \times [pal/bloco] \times [byte/pal]$

UFPR BCC Cl212 2016-2— projeto de caches (i)

Minimizar Penalidade por Falta (i)

 $\mathsf{TMAM} = \mathsf{TempoDeAcerto} + (\mathsf{TaxaDeFaltas} \times \mathsf{PenalidadePorFalta})$

• Minimizar o tempo de transferência com barramento mais eficiente

barramento largo (e caro); cache organizada em bancos; barramento CPU-cache com transações; cache de vítimas: cache associativa pequena (4-8 blcs) mantém blocos expurgados da L1 blocos na CdV tem 2a chance

25

26



UFPR BCC Cl212 2016-2— projeto de caches (i)

Minimizar Penalidade por Falta (ii)

 $\mathsf{TMAM} = \mathsf{TempoDeAcerto} + (\mathsf{TaxaDeFaltas} \times \mathsf{PenalidadePorFalta})$



 $T_{\text{mam}} = T_{L1} + F_{L1} \cdot [T_{L2} + F_{L2} \cdot T_m]$

Minimizar Penalidade por Falta (iii)

 $TMAM = TempoDeAcerto + (TaxaDeFaltas \times PenalidadePorFalta)$

- Minimizar tempo de carga: preenchimento do bloco é demorado
- ...mas não precisa esperar até que todo bloco seja preenchido
- Early restart assim que palavra requisitada chegar da memória, entrega ao processador, que continua a executar (instruções)
- Critical word first busca palavra requisitada primeiro e a entrega ao processador assim que chegar da memória (CPU continua)
 - * processador requisita **p2**: p0 p1 **p2** p3
 - * p2 é entregue, e bloco é preenchido com p2 \rightarrow p3 \rightarrow p0 \rightarrow p1
 - * localidade espacial indica que próximo acesso será
 na palavra seguinte, que pode não ter chegado ainda

UFPR BCC CI212 2016-2— projeto de caches (i)



Organização – Detalhes

UFPR BCC CI212 2016-2— projeto de caches (i)

29

28



Organização – Detalhes

capacidade = num_blocos × tam_bloco × tam_palavra × associativ |índice| = \log_2 num_blocos # conjuntos, altura da matriz |pal| = \log_2 tam_bloco # palavras/dados, largura |byte| = \log_2 tam_palavra |etiqueta| = tam_ender - ((|índice|/associativ) + |pal| + |byte|) associatividade = | conjunto |

Resumo

- Hashing para mapear espaço grande em armazenador pequeno se largura aumenta (tamBloco>1) então altura diminui
- Três formas de hashing:
 - * mapeamento direto \rightarrow posição = ender % num_blocos
 - * totalmente associativo \rightarrow posição = \forall no conjunto (índice)
 - * associativo por conjuntos \rightarrow posição = ender % num_conjs
- Três categorias de faltas:
 - * por capacidade \rightarrow cache maior
 - * por conflitos \rightarrow associatividade
 - * compulsórias \rightarrow busca antecipada (?)
- TMAM = TempoDeAcerto + (TaxaDeFaltas × PenalidadePorFalta) melhorar um termo geralmente piora outro/s

UFPR BCC CI212 2016-2— projeto de caches (i)

Exercícios

1) Projete uma cache com 512Kbytes de capacidade, com blocos de 32 bytes, e associatividades:

(a) mapeamento direto, (b) associativ binária, (c) associativ 8-ária.
 Indique claramente a largura das estuturas (índice, etiquetas).
 Qual o número de bits (matriz de dados + etiquetas) de cada cache?

2) Considere um processador com relógio de 500MHz (2ns).
Você dispõe de 96kbytes de memória com 1ns de tempo de acesso;
2048kbytes de memória com tempo de acesso de 10ns; 4Gbytes de RAM dinâmica com tempo de acesso de 60ns.

Projete uma hierarquia de memória completa, que minimize o tempo médio de acesso à memória.

Suponha que a memória necessária para implementar as etiquetas existe em abundância e com tempo de acesso adequado ao seu uso.

UFPR BCC Cl212 2016-2— projeto de caches (i)

Mais Exercícios

3) Considere os três barramentos do slide 26.
Para blocos com 4, 8 e 16 palavras, calcule (i) a vazão de pico, (ii) a vazão sustentada (efetiva), para cada um dos três barramentos, considerando relógio de 1GHz (1ns). A unidade da vazão é [byte/s]

4) Suponha um programa que não causa faltas na L1-ins.

A taxa de faltas na L1-D é 10%, e a taxa de faltas na L2 é 2%.

O tempo de acesso à L1 é 1 ciclo, e o da L2 é 5 ciclos.

A penalidade por falta na L2 é 100 ciclos.

Qual o tempo médio de acesso à memória?

Quais as taxas de falta locais em L1 e L2, e a taxa de faltas global?

31