## Projeto de Caches

- Mapeamento de endereços (hashing)
- capacidade [bytes]
- tamanho de bloco [palavras]
- associatividade (mais hashing)
- três tipos de faltas
- tempo médio de acesso à memória


## Projeto de memórias cache (i)

Problema \#1:
mapear espaço de endereçamento de 4Gbytes em 4Kbytes necessita função que mapeia 1Gwords em 1Kwords hashing como implementa função em hardware, eficientemente?

Espaço de endereçamento 1 Gw


UFPR BCC CI212 2016-2 - projeto de caches (i)

## Projeto de memórias cache (ii)

Problema \#1: mapear espaço de 4Gbytes em 4Kbytes


## Projeto de memórias cache (iii)

Mapeamento direto:
índice na cache é
determinado por
10 bits do endereço
pos = end_WD \% 1024


UFPR BCC CI212 2016-2 - projeto de caches (i)

## Projeto de memórias cache (iv)

Problema \#2: tirar vantagem da localidade espacial
necessita acomodar mais de uma palavra em cada bloco da cache

preencha as 3 caches com refs a palavras:
0134589121115194216132219183

UFPR BCC CI212 2016-2 - projeto de caches (i)

## Projeto de memórias cache (v)

Problema \#2: tirar vantagem da localidade espacial

| 31 | 14 | 52 |
| :---: | :---: | :---: |
| etiqueta | índice | pal by |
| distingüir dentre | indexa 1Kblcs |  |
| $\begin{aligned} & 128 \mathrm{~K} \text { blocos } \\ & (1 \mathrm{M} / 8) \end{aligned}$ | 1 pal em 8 |  |

Mapeamento direto:
índice na cache é
determinado por
10 bits do endereço
pos = 【end_WD/tamBlc」\% númBlc
bloco acomoda 8 palavras de mesmo etiq-índice


## Cache com Mapeamento Direto



UFPR BCC CI212 2016-2 - projeto de caches (i)

## Mapeamento Direto e conflitos



Mapeamento direto:
cada bloco da cache
pode armazenar palavras
de uma "cor" mas
memória contém 128 K blocos
de cada cor (nesta cache $1 \mathrm{~K}, 8$ pal/bl)


O que acontece se dois blocos da mesma cor são acessados
em seqüência? índice igual, etiquetas distintas

UFPR BCC CI212 2016-2 - projeto de caches (i)
Mapeamento Associativo


Mapeamento ideal e caro: um comparador em cada bloco da cache

bloco de índice $n$ pode estar em $\forall$ elmto do conjunto $N \quad|N|=2$ cache com $2^{\text {lindice| }}$ conjuntos de 2 elementos/conjunto
UFPR BCC CI212 2016-2- projeto de caches (i)

## Três Mapeamentos



UFPR BCC CI212 2016-2 - projeto de caches (i)

## Alocação nos Blocos (i)



## Alocação nos Blocos (ii)

Associativa binária - 2 conjuntos ( 2 elem $/$ conj $=2$ vias)

$12 \% 2=0, \quad 14 \% 2=0$
$13 \% 2=1$

| Mapeamento direto - 4 conjuntos (1 elem/conj $=1$ via) |  |  |  |
| :---: | :---: | :---: | :---: |
| 0 | 99 | $12 \% 4=0$ |  |
| 1 | 200 | $13 \% 4=1$ | Como ficam as |
| 2 | 33 | $14 \% 4=2$ | etiquetas, em cada |
| 3 |  | $\mathrm{xx} \% 4=3$ | um dos 3 casos? |

Tipos de Faltas - falta por conflito
problema: $N$ blocos da mesmo índice (côr) em uso simultâneo, mas cache só acomoda $M<N$ blocos


UFPR BCC CI212 2016-2 - projeto de caches (i)
Tipos de Faltas - falta por capacidade
problema: cache não tem capacidade para acomodar todos blocos acessados por programa


## Tipos de Faltas - falta compulsória



Tipos de Faltas - modelo qualitativo
faltas por conflito
problema: $N$ blocos da mesmo índice (côr) em uso simultâneo, mas cache só acomoda $\boldsymbol{M}<\boldsymbol{N}$ blocos
solução: aumentar associatividade
faltas por capacidade
problema: cache não tem capacidade para acomodar
todos blocos acessados por programa
solução: aumentar tamanho da cache
faltas compulsórias
problema: primeiro acesso a um bloco sempre solução: busca antecipada por hardware ou por software

Tipos de Faltas - 3 Cs de outro ângulo

- Que tipos de faltas ocorrem numa cache totalmente associativa de tamanho infinito?
faltas compulsórias porque deve trazer cada bloco para a cache
- Além destes, que tipos de faltas ocorrem numa cache totalmente associativa, de tamanho finito?
faltas por capacidade porque programa pode usar mais blocos do que a cache comporta
- Além destes, que tipos de faltas ocorrem numa cache associativa por conjunto ou com mapeamento direto?
faltas por conflito porque dois endereços $\neq$ s mapeiam no mesmo bloco da cache (mesmo índice)

Conflict misses are misses that would not occur if the cache was
fully associative and had LRU replacement [Jouppi90]

## Política de substituição de blocos

Em caches associativas, depois de uma falta de leitura, se não há blocos vazios, qual bloco deve ser expurgado da cache?
bloco usado menos recentemente?
Parece ser o melhor, mas pode ser difícil de implementar
escolher aleatoriamente?
É fácil de implementar, mas
como é o desempenho?

TxFaltas Cache Assoc Binária

| capac | LRU | aleatória |
| :---: | :---: | :---: |
| 16 KB | $5.2 \%$ | $5.7 \%$ |
| 64 KB | $1.9 \%$ | $2.0 \%$ |
| 256 KB | $1.15 \%$ | $1.17 \%$ |
| least recently used $=\mathrm{LRU}$ |  |  |

Implementação:
LRU 2-way: bit aponta para LRU
LRU 4-way: 3 bits, hierárquico
Aleatória: (a) somatório de alguns bits do endereço; (b) registrador de deslocamento com realimentação

## Caches e Pipelines (i)

Tempo de Acerto é crucial porque limita o ciclo da CPU
Se muito longo $\rightarrow$ mais de um ciclo para acessar a cache nos acertos


Há duas portas para memória para eliminar risco estrutural; 2 caches separadas, uma para instruções, uma para dados porque localidade no acesso aos dados é diferente do acesso a instruções

## Caches e Pipelines (ii)

Acertos: se encontrou inst/dado na cache,
entrega para unidade funcional (Reglnstr ou MEM) e prossegue


Faltas: segura execução até que memória entregue bloco faltante instrução: segura busca, outras instruções prosseguem dado: deve parar a busca até que memória entregue dado

## Desempenho do sistema com cache

$$
\text { Equação do desempenho: } \frac{\text { segs }}{\text { prog }}=\frac{\text { instr }}{\text { prog }} \times \frac{\text { ciclos }}{\text { instr }} \times \frac{\text { segs }}{\text { ciclo }}
$$

Até agora, CPI com tempo de acesso à memória constante:
$\mathrm{CPI}_{\text {real }}=\mathrm{CPI}_{\text {ideal }}+$ ciclos esperando pela memória
$\mathrm{CPI}_{\text {real }}$ depende do Tempo Médio de Acesso à Memória
TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$
objetivo de projeto: minimizar TMAM para dados e instruções cuidado: melhorar um termo pode piorar outros e aumentar TMAM
AMAT = Average Memory Access Time

## Desempenho do sistema com cache

TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$

$\mathrm{A}=$ tempo de acesso à memória
$\boldsymbol{T}_{\mathrm{C}}=$ tempo para copiar da
memória para a cache
(4 palavras por bloco)
penalidade $=A+4 T_{C}$

Compilador GCC com memória perfeita tem $\mathrm{CPI}=1.2$ (dependências),
$11 \%$ das referências causam faltas que custam 10 ciclos cada.

$$
\begin{aligned}
\mathrm{CPI}_{\text {real }} & =\left(\mathrm{CPI}_{\text {ideal }}+\text { faltas } \times \text { penalidade }\right) \\
& =(1.2+\mathbf{0 . 1 1 \cdot 1 0})=2.3
\end{aligned}
$$

## Minimizar Tempo de Acerto

TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$

- Tempo de acesso é proporcional à capacidade da memória $\rightarrow$ caches pequenas
- Mapeamento Associativo é mais lento do que mapeamento direto acesso às etiquetas ; comparação ; propagar através do MUX
- Segmentar o acesso à cache (aumenta vazão, mantém latência $\approx$ ) endereçamento ; acesso aos dados ; transferência 2-3 estágios adiciona estágios ao pipeline da CPU:

2-3 est em busca $+2-3$ em MEM

```
TMAM \(=\) TempoDeAcerto \(+(\) TaxaDeFaltas \(\times\) PenalidadePorFalta \()\)
```

- Minimizar a taxa de faltas, ajustando para os 3Cs
* aumentar capacidade tempo de acesso $\nearrow$
capacidade $=$ num_blocos $\times$ tam_bloco $\times$ tam_palavra
    * aumentar associatividade tempo de acesso $\nearrow$
capacidade $=\left(\mathrm{n} \_\right.$blocos $\times$associativ $) \times$t_bloco $\times$t_palavra
    * busca antecipada por hardware ou por software
cuidado para não desalojar blocos úteis poluição
traz blocos e armazena em buffer específico
capacidade MD $=$ num_blocos $\times$ tam_bloco $\times$ tam_palavra
$[$ byte $]=[$ bloco $] \times[$ pal $/$ bloco $] \times[$ byte $/$ pal $]$


## Minimizar Penalidade por Falta (i)

TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$

- Minimizar o tempo de transferência com barramento mais eficiente barramento largo (e caro); cache de vítimas: cache associativa cache organizada em bancos; pequena (4-8 blcs) mantém blocos barramento CPU-cache com transações;
barramento estreito $4(\mathrm{~A}+1)$

barramento largo (A+1)



## Minimizar Penalidade por Falta (ii)

TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$
Minimizar tempo de acerto no nível inferior (L2 ou memória)
TxFaltasLocal $\mathrm{Ln}=\frac{\text { faltas-Ln }}{\text { refs-Ln }}$
T×FaltasGlobal $=\frac{\text { faltas-L1,2 }}{\text { refs-CPU }}$
Taxa de faltas na L2 é alta porque
L1 filtra referências com boa localidade, sobram para L2 refs com localidade ruim


$$
T_{\mathrm{mam}}=T_{L 1}+F_{L 1} \cdot\left[T_{L 2}+F_{L 2} \cdot T_{m}\right]
$$

## Minimizar Penalidade por Falta (iii)

## TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta $)$

- Minimizar tempo de carga: preenchimento do bloco é demorado
- ...mas não precisa esperar até que todo bloco seja preenchido
- Early restart - assim que palavra requisitada chegar da memória, entrega ao processador, que continua a executar
(instruções)
- Critical word first - busca palavra requisitada primeiro e a entrega ao processador assim que chegar da memória (CPU continua) * processador requisita p2: $\quad$ p0 1 p1
* p2 é entregue, e bloco é preenchido com p2 $\rightarrow$ p3 $\rightarrow$ p0 $\rightarrow$ p1
* localidade espacial indica que próximo acesso será na palavra seguinte, que pode não ter chegado ainda

UFPR BCC CI212 2016-2 - projeto de caches (i)

## Organização - Detalhes



## Organização - Detalhes



$$
\begin{aligned}
& \text { capacidade }=\text { num_blocos } \times \text { tam_bloco } \times \text { tam_palavra } \times \text { associativ } \\
& \text { líndice } \mid=\log _{2} \text { num_blocos } \quad \# \text { conjuntos, altura da matriz } \\
& \text { |pal } \mid=\log _{2} \text { tam_bloco } \\
& \mid \text { byte } \mid=\log _{2} \text { tam_palavra } \\
& \text { |etiqueta } \mid=\text { tam_ender }-((\mid \text { índice } \mid / \text { associativ })+\mid \text { pal }|+| \text { byte } \mid) \\
& \text { associatividade }=\mid \text { conjunto } \mid
\end{aligned}
$$

## Resumo

- Hashing para mapear espaço grande em armazenador pequeno se largura aumenta (tamBloco>1) então altura diminui
- Três formas de hashing:
* mapeamento direto $\rightarrow$ posição $=$ ender \% num_blocos
* totalmente associativo $\rightarrow$ posição $=\forall$ no conjunto (índice)
* associativo por conjuntos $\rightarrow$ posição $=$ ender $\%$ num_conjs
- Três categorias de faltas:
* por capacidade $\rightarrow$ cache maior
* por conflitos $\rightarrow$ associatividade
* compulsórias $\rightarrow$ busca antecipada (?)
- TMAM $=$ TempoDeAcerto $+($ TaxaDeFaltas $\times$ PenalidadePorFalta)
melhorar um termo geralmente piora outro/s


## Exercícios

1) Projete uma cache com 512 K bytes de capacidade, com blocos de 32 bytes, e associatividades:
(a) mapeamento direto, (b) associativ binária, (c) associativ 8-ária. Indique claramente a largura das estuturas (índice, etiquetas).
Qual o número de bits (matriz de dados + etiquetas) de cada cache?
2) Considere um processador com relógio de 500 MHz (2ns).

Você dispõe de 96 kbyte de memória com 1ns de tempo de acesso; 2048kbytes de memória com tempo de acesso de 10ns; 4Gbytes de RAM dinâmica com tempo de acesso de 60ns.
Projete uma hierarquia de memória completa, que minimize o tempo médio de acesso à memória.
Suponha que a memória necessária para implementar as etiquetas existe em abundância e com tempo de acesso adequado ao seu uso.

UFPR BCC CI212 2016-2 - projeto de caches (i)

## Mais Exercícios

3) Considere os três barramentos do slide 26 .

Para blocos com 4, 8 e 16 palavras, calcule (i) a vazão de pico, (ii) a vazão sustentada (efetiva), para cada um dos três barramentos, considerando relógio de 1 GHz (1ns). A unidade da vazão é [byte/s]
4) Suponha um programa que não causa faltas na L1-ins.

A taxa de faltas na L1-D é $10 \%$, e a taxa de faltas na L2 é $2 \%$.
O tempo de acesso à L1 é 1 ciclo, e o da L2 é 5 ciclos.
A penalidade por falta na L2 é 100 ciclos.
Qual o tempo médio de acesso à memória?
Quais as taxas de falta locais em L1 e L2, e a taxa de faltas global?

