Modelagem Microprocessadores e Memória para Sistemas Embarcados

As seguintes atividades podem resultar em dissertações, testes, ou TGs:

1. Uma primeira abordagem na otimização do projeto de hierarquias de memória, com caches "pequenas" e eficientes é descrita em [Heck08]. Este trabalho será expandido com o levantamento de estimativas de área e de potência para as várias combinações de dispositivos, para que seja possível projetar uma hierarquia "ótima" para uma certa classe de aplicações.
2. As técnicas de caracterização de programas para aplicações embarcadas descritas em [FL08] serão estendidas e aplicadas ao projeto da hierarquia de memória que sejam otimizados para as aplicações a que se destinam. Em particular serão investigadas as relações entre a distância média inter-referência ---interfaces mais ou menos rápidas/custosas--- e o reuso de dados carregados na cache ---aproveitamento do espaço alocado.

Time:

• Alunos de Mestrado
  1. Fabiany Lamboia (defendeu em ago08);
  2. Giancarlo C Heck (defendeu em ago08);
  3. Andreia A Barbiero (defendeu em jul06);
• Alunos do BCC
  1. Lucas Pereira Silvestre;
  2. Richard Rempel de Souza (graduou-se);
  3. Rodrigo Correa Bassil (graduou-se);
  4. Danilo C L de Paula -- relatório para o EVINCI (graduou-se);
  5. Alan Fischer e Silva -- relatório para o EVINCI (graduou-se);
  6. Andre L G Farina (graduou-se);
  7. Antonio H C Massaro -- relatório para o EVINCI (graduou-se);
  8. Bruno H Hjort (graduou-se);
  9. Guilherme R de Barcelos (graduou-se);
  10. Leslie H Watter (graduou-se);
  11. Roberta B Toniazzo (graduou-se);
• Orientador
  1. Roberto A Hexsel.

Publicações:

1. Renato Carmo, Giancarlo C Heck e Roberto A Hexsel. Unpopular Addresses Should Not Pollute the Cache. Relatório Técnico do Departamento de Informática da UFPR, 002/2011, out11.
2. Fabiany Lamboya e Roberto A Hexsel. An Analisys of Dynamic Instruction Usage with 32 Bit MIPS, PowerPC and SPARC Processors on Embedded Applications. Relatório Técnico do Departamento de Informática da UFPR, 001/2011, set11.
3. Richard R de Souza, Giancarlo C Heck, Renato Carmo e R A Hexsel. Avaliação de Desempenho, Área e Energia de Caches com Controle de Poluição. X Simp em Sistemas Computacionais (WSCAD-SSC'09), pgs 1-8, out 2009.
4. Giancarlo C Heck e R A Hexsel. The Performance of Pollution Control Victim Cache for Embedded Systems. 21st Symp on Integrated Circuits and Systems Design (SBCCI 2008), 1-4set 2008.
5. Andréia A Barbiero e R A Hexsel. Ambiente de Suporte ao Projeto de Sistemas Embarcados. VII Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2006), 18-20out 2006.
6. Modelagem e Simulação de Microprocessadores, Alan Fischer e Silva, Danilo C Lemes de Paula, TCC 2007-2.
7. Simulador para o Microcontrolador ATmega8515, Bruno H Hjort e Roberta B Toniazzo, TCC 2006-2.
8. simEdu: Simulador de Circuitos de Caches, Eduardo P Habkost, TCC dez2005.
9. Simulador em Nível de Portas Lógicas do MIPS R2000, Fernando H de Andrade e Mateus Longo, TCC dez2005.
10. Estudo e Simulação de Caches de Traçado em Processadores Superescalares, André L Dias e Dilmari Seidel, TCC dez2004.
11. Ambiente de Desenvolvimento para Microcontrolador AVR8515, Andréia A Barbiero, TCC jul2003.
12. L@V@ - Um Simulador para o Microcontrolador AVR8515, Leslie H Watter, TCC dez2002.

• Modelos em desenvolvimento:
  1. Atmel ATmega 8515
  2. Motorola DSP 56827
  3. Rabbit R2000