Biblioteca VHDL para Circuitos Digitais -: inv Entity Reference

Biblioteca VHDL para Circuitos Digitais -

Packages VHDL para uso em Projetos de Circuitos Digitais

Todos Classes Namespaces Variáveis

Porta NOT (inversor). Atraso default: 0 ns. Mais...

Entities
comportamento	architecture

Libraries
IEEE

Use Clauses
IEEE.std_logic_1164.all

Generics
delay	Time := 0 ns

Ports
a	in std_logic
y	out std_logic

Descrição Detalhada

Porta NOT (inversor). Atraso default: 0 ns.

A documentação para esta classe foi gerada a partir do seguinte arquivo:

src/portas.vhdl