Biblioteca VHDL para Circuitos Digitais -
Packages VHDL para uso em Projetos de Circuitos Digitais
 Todos Classes Namespaces Variáveis
Design Unit List
Here is a list of all design unit members with links to the Entities they belong to:
[detail level 12]
oNclocks
oNportas
oCand2Porta AND, 2 entradas. Atraso default: 0 ns
|\Cand2.comportamento
oCand3Porta AND, 3 entradas. Atraso default: 0 ns
|\Cand3.comportamento
oCclock
|\Cclock.comp_clock
oCgclock
|\Cgclock.estrutura
oCinvPorta NOT (inversor). Atraso default: 0 ns
|\Cinv.comportamento
oCor2Porta OR, 2 entradas. Atraso default: 0 ns
|\Cor2.comportamento
oCor3Porta OR, 3 entradas. Atraso default: 0 ns
|\Cor3.comportamento
oCpulso
|\Cpulso.comp_pulso
\Cxor2Porta XOR, 2 entradas. Atraso default: 0 ns
 \Cxor2.comportamento
Gerado em Segunda, 22 de Junho de 2015 14:20:24 para Biblioteca VHDL para Circuitos Digitais - por   doxygen 1.8.6