or2 Entity Reference

Porta OR, 2 entradas. Atraso default: 0 ns. Mais...

Diagrama de Hierarquia para or2:

Entities
comportamento	architecture

Libraries
IEEE

Use Clauses
IEEE.std_logic_1164.all

Generics
delay	Time := 0 ns

Ports
a	in std_logic
b	in std_logic
y	out std_logic

Descrição Detalhada

Porta OR, 2 entradas. Atraso default: 0 ns.

---

A documentação para esta classe foi gerada a partir do seguinte arquivo:

• src/portas.vhdl