Biblioteca VHDL para Circuitos Digitais -
Packages VHDL para uso em Projetos de Circuitos Digitais
|
Entities | |
comp_pulso | architecture |
Libraries | |
IEEE |
Use Clauses | |
IEEE.std_logic_1164.all |
Ports | |
RstRef | Time |
Ponto de referência do centro do pulso. | |
RstDelay | Time |
Duração do pulso (simétrico em torno do ponto de referência) | |
RstOut | out std_logic |
Sinal do pulso. |
Gerador de pulso de set/reset.
Indica-se ponto de referência no tempo de simulação e a duração do pulso.
A duração do pulso é simétrica em torno do ponto de referência.