Ementa: Componentes do fluxo de dados e sua organização. Unidade lógica e aritmética. Unidade de controle. Memória. Vias de acesso. Elementos de um conjunto de instruções. Arquitetura Von Newman. Arquitetura de entrada e saída. Otimização de arquitetura.
Objetivo: Fornecer ao aluno conhecimentos básicos sobre a organização, a arquitetura e microarquitetura (técnicas básicas de projeto). Capacitá-lo a avaliar e comparar diferentes arquiteturas. Capacitá-lo a apontar e diagnosticar problemas relacionados ao desempenho de sistemas ou sub-sistemas, bem como a prescrever soluções para optimizar o uso e desempenho de sistemas computacionais.
Pré-requisito: CI210
Importante: É imprescindível que
o livro texto seja lido e compreendido.
As
transparências/slides podem auxiliar com as anotações tomadas em aula.
Avaliação: listas, duas provas e um trabalho,
nota = L*0.1 + P1*0,3 + P2*0,3 + T*0,3.
Não há segunda chamada, exceto nos casos previstos na Resolução 37-97.
A pior nota dentre P1 e P2 poderá ser substituída pela nota de uma
prova sobre toda a matéria no dia 06dez.
Taxa de aprovação em semestres anteriores.
Programa: turma B, 3as,5as as 17:30-19:10 na sala pc04
data livro assunto (rev 0.6-14dez2016, cepe4915) -------------------------------------------------------------------------. 02ago 3.1-4 apresentação, aritmética em ponto fixo, 4 operações 04 3.5 aritmética em ponto flutuante 09 1.1-8 conj de instruções do MIPS 1a lista 11 2.1-10 conj de instr do MIPS: acesso a dados, funções -- hex4 atividade extra-classe - programação em assembly (i) e (ii) 16 2.1-10 conj de instr do MIPS: exemplos 18 4.1-4 circuito de dados, revisão ciclo longo xx ---- atividade extra-classe - compilação com mips-gcc e binutils 23 4.5-6 segmentação do circuito de dados 2a lista 25 4.7 segmentação, riscos de dados, adiantamento 30 4.8-9 segmentação, riscos de controle 01set 4.8-9 laboratório - segmentação 06 4.10-11 exceções, paralelismo no nível de instrução, proc. superescalares 13 5.1-2 cálculo de endereços, memória, memória cache 3a lista 15 5.2-3 cache: organização, projeto 20 5.2-3 cache: projeto, escritas, desempenho (cont.) 22 1-5 revisão, exercícios 27 tudo primeira prova, sobre todo o conteúdo até a véspera 29 5.4-5 resolução da prova; memória virtual 4a lista 06 5.4-5 memória virtual, TLB 11 5.4-5 memória virtual no MIPS 13 6.1-5 E/S, periféricos 18 5.4-5 laboratório - TLB (lab.?) especificação do trabalho 20 6.6-9 E/S, interfaces CPU-SO, DMA 5a lista 01nov 7.1-2 introdução à programação paralela 03 7.1-2 multiprocessadores com memória compartilhada 08 7.1-2 mais multiprocessadores com memória compartilhada 29 5,6,7 exercícios 01dez ---- apresentação do trabalho entrega do trabalho 06 tudo segunda prova, sobre todo o conteúdo até a véspera 22dez 1-7 final -------------------------------------------------------------------------
Especificação do Trabalho entrega em 01dez até
as 17:00
Listas de Exercícios:
ponto flutuante,
assembly e aritmética,
segmentação,
caches,
mem virtual,
TLB e TP,
E/S.
Provas de períodos anteriores:
16-2,
16-1,
14-2,
13-2,
12-2,
11-2,
10-2,
08-2,
07-2,
07-1,
06-2,
06-1,
05-2.
Bibliografia:
Ferramentas, material auxiliar e documentação: