Multiprocessadores com Memória Compartilhada para Aplicações Embarcadas

1. Estensão do projeto da rede de interconexão do MMCC. Os processadores no MMCC são interligados por um barramento, que simplifica o projeto, mas limita a comunicação entre aqueles. Esta atividade compreende o desenvolvimento de uma nova rede de interconexão, que seja simples e escalável. Complexidade: doutorado e/ou mestrado.
2. Desenvolvimento de sistema de compilação e carga para o MMCC. É necessário desenvolver um sistema de compilação e carga de programas para o MMCC, para facilitar seu uso. Isso envolve adequar os scripts do ligador e escrever um sistema operacional primitivo para o MMCC. Complexidade: mestrado e/ou doutorado.
3. Porte de aplicações paralelas para o MMCC. É necessário avaliar o desempenho do MMCC com aplicações reais. Esta atividade envolve a escolha, adaptação, instalação e testes de programas realistas para que seja possível avaliar o desempenho do MMCC, para então otimizá-lo. Complexidade: mestrado, ou doutorado se combinado com ii.
4. Adaptação do MiniMIPS. Os processadores do MMCC são baseados no projeto, disponível em "hardware livre", do MiniMIPS, que não é uma implementação completa do conjunto de instruções do MIPS R3000. Esta atividade envolve o estudo e implementação das seguintes funcionalidades: (i) instruções faltantes ou incorretas; (ii) implementação de uma MMU primitiva; (iii) implementação de um mecanismo de tratamento de exceções. Complexidade: TG e/ou mestrado.

Time:

• Alunos de Mestrado
  1. Danilo Cesar Lemes de Paula
  2. Jorge Tortato Jr (defendeu em ago09);
• Alunos do BCC
  1. Fabrício Dyck
  2. Fernando N Nakamura
  3. Giuliano T Bertoncello -- relatório para o EVINCI 2011
  4. Lucas M Koeb -- relatório para o EVINCI 2011
  5. Marco Caetano L Bontorin (graduou-se);
• Orientadores
  1. Roberto A Hexsel;
  2. Marcio Seiji Oyamada (UniOeste Cascavel).

Publicações:

1. Giuliano T Bertoncello, Lucas M Koeb, R A Hexsel. Extensões ao Modelo VHDL do MiniMIPS. to appear in Workshop de Iniciação Científica, no XII Simpósio em Sistemas Computacionais, pgs 1-4, Out. 2011.
2. Jorge Tortato Jr, R A Hexsel. A Minimalist Cache Coherent MPSoC Designed for FPGAs. Int. J. High Performance Systems Architecture, pgs 67-76, vol 3(2-3), 2011, ISSN: (online) 1751-6536, (print) 1751-6528, doi: 10.1504/IJHPSA.2011.040460
3. Jorge Tortato Jr e R A Hexsel. MPSoC Minimalista com Caches Coerentes Implementado num FPGA. X Simp em Sistemas Computacionais (WSCAD-SSC'09), pgs 1-8, out 2009.

• Modelos em desenvolvimento:
  1. ...