Multiprocessadores com Memória Compartilhada para Aplicações Embarcadas

Multiprocessadores com memória logicamente compartilhada foram propostos na década de 1950, e há alguns anos sua implementação tornou-se viável em dispositivos lógicos programáveis (FPGAs). Tais sistemas permitem o processamento paralelo real, com implementações num único circuito integrado. Sistemas embarcados tornaram-se tão complexos que é comum empregarem-se vários processadores dedicados, operando como um multiprocessador, para atender aos requisitos de desempenho, dispêndio de energia e custo. Tipicamente, estes sistemas empregam processadores dedicados às diferentes tarefas, sendo portanto chamados de sistemas heterogêneos.

Este projeto envolve a pesquisa, o desenvolvimento e a implementação de técnicas de projeto de multiprocessadores com memória logicamente compartilhada (MPs) para aplicações em sistemas embarcados (embedded systems). Serão investigadas as relações entre complexidade de projeto e implementação, e o desempenho e a escalaridade do sistema.

Meu interesse é desenvolver MPs para aplicações embarcadas. Para tanto, as seguintes atividades podem resultar em teses, dissertações ou TGs:

Rede de interconexão. Esta atividade compreende o desenvolvimento de rede de interconexão entre um ou mais processadores, suas caches, memória e periféricos, que seja simples, eficiente e escalável. Complexidade: doutorado e/ou mestrado.
Porte de um sistema operacional para o MP. É necessário escolher e adaptar um sistema operacional para o MP, seja para aplicações de tempo-real, seja para aplicações de uso geral. Complexidade: mestrado e/ou TG.
Porte de aplicações paralelas para o MP. É necessário avaliar o desempenho do MP com aplicações reais. Esta atividade envolve a escolha, adaptação, instalação e testes de programas realistas para que seja possível avaliar o desempenho do MP, para então otimizar tando o desempenho do aplicativo quanto do MP. Complexidade: mestrado, ou TG.

Time:

Alunos de Mestrado
1. Edmar A Bellorini (defendeu em mar15) dissertação
2. Jorge Tortato Jr (defendeu em ago09) dissertação
Alunos do BCC
1. Alexandre Augusto Muller
2. João M Pampanini Filho
3. Rafael R de Carvalho (graduou-se)
4. Vanessa B A de Oliveira (graduou-se)
5. Rafael M Soares (graduou-se) TG
6. Aline S Cordeiro (graduou-se)
7. Cainã Costa Trevisan
8. Jean Lucas de Araújo (graduou-se)
9. Katheryne Louise Graf (graduou-se)
10. Alan G M Zangrandi (graduou-se)
11. Cesar A Prestes -- relatório para o EVINCI 2013 (graduou-se)
12. Giuliano T Bertoncello -- relatório para o EVINCI 2011 (graduou-se)
13. Lucas M Koeb -- relatório para o EVINCI 2011 (graduou-se)
14. Marco Caetano L Bontorin (graduou-se)
Orientadores
1. Roberto A Hexsel.

Publicações:

Edmar A Bellorini, R A Hexsel. cLUPA - Ampliador Digital de Documentos Impressos Sobre uma Plataforma Multicore. V Simpósio Brasileiro de Engenharia de Sistemas Computacionais (SBESC'15), pgs 1-4, Nov. 2015.
Cainã C Trevisan, Clara D H Daru, Jean C K Diogo, João M P Filho, R A Hexsel. Modelagem e Implementação em VHDL de Soma e Multiplicação em Ponto Flutuante de 32 Bits Segundo o Padrão IEEE-754. Workshop de Iniciação Científica, no XVI WSCAD-SSC'15, pgs 1-6, Out. 2015.
Giuliano T Bertoncello, Lucas M Koeb, R A Hexsel. Extensões ao Modelo VHDL do MiniMIPS. Workshop de Iniciação Científica, no XII Simpósio em Sistemas Computacionais, pgs 1-4, Out. 2011.
Jorge Tortato Jr, R A Hexsel. A Minimalist Cache Coherent MPSoC Designed for FPGA. Int. J. High Performance Systems Architecture, pgs 67-76, vol 3(2-3), 2011, ISSN: (online) 1751-6536, (print) 1751-6528, doi
Jorge Tortato Jr e R A Hexsel. MPSoC Minimalista com Caches Coerentes Implementado num FPGA. X Simp em Sistemas Computacionais (WSCAD-SSC'09), pgs 1-8, out 2009.

Material adicional:

Modelos em desenvolvimento:
1. cMIPS

Última Revisão: 26jul2018
voltar para: encargos |página