Biblioteca VHDL para Circuitos Digitais -
Packages VHDL para uso em Projetos de Circuitos Digitais
|
Libraries | |
IEEE |
Use Clauses | |
IEEE.std_logic_1164.all |
Components | |
pulso | <Entity pulso> |
Gerador de pulso de set/reset. | |
clock | <Entity clock> |
Gerador de sinal de relógio. | |
gclock | <Entity gclock> |
Gerador de sinal de relógio, duty cycle parametrizado. |
Package VHDL para geração de sinais de relógio e pulsos de SET/RESET