Biblioteca VHDL para Circuitos Digitais -
Packages VHDL para uso em Projetos de Circuitos Digitais
 Todos Classes Namespaces Variáveis
Libraries | Use Clauses | Components
clocks Package Reference

Libraries

IEEE 

Use Clauses

IEEE.std_logic_1164.all 

Components

pulso  <Entity pulso>
 Gerador de pulso de set/reset.
clock  <Entity clock>
 Gerador de sinal de relógio.
gclock  <Entity gclock>
 Gerador de sinal de relógio, duty cycle parametrizado.

Descrição Detalhada

Package VHDL para geração de sinais de relógio e pulsos de SET/RESET


A documentação para esta classe foi gerada a partir do seguinte arquivo: