portas Package Reference

Libraries
IEEE

Use Clauses
IEEE.std_logic_1164.all

Components
inv	<Entity inv>
	Inversor (porta NOT)
and2	<Entity and2>
	Porta AND, 2 entradas.
or2	<Entity or2>
	Porta OR, 2 entradas.
xor2	<Entity xor2>
	Porta XOR, 2 entradas.
and3	<Entity and3>
	Porta AND, 3 entradas.
or3	<Entity or3>
	Porta OR, 3 entradas.

Descrição Detalhada

Package VHDL com portas lógicas com atrasos opcionais Atraso default: 0 ns

---

A documentação para esta classe foi gerada a partir do seguinte arquivo:

• src/portas.vhdl